|
การป้องกันการแลตช์
 การหลีกเลี่ยงการแลตช์ของ
IGBT สามารถทำได้ทั้งผู้ผลิตและผู้ใช้งานเอง ผู้ผลิตอาจจะออกแบบโครงสร้างในส่วนบริเวณบอดี้
p ให้มีความต้านทานข้างเคียงค่าต่ำที่สุด เพื่อจะได้เพิ่มค่าของ Idm ให้มากที่สุด
ซึ่งเป็นการลดโอกาศที่จะเกิดการแลตช์ลงได้
วิธีแรกอาจทำได้โดยลดความกว้างของบริเวณซอร์ส
n+ ลง นั่นคือลดค่า Ls ที่แสดงในรูปที่ 2 ลงนั่นเอง
รูปที่ 5 โครงสร้างที่ปรับปรุงเพื่อป้องกันการแลตช์ใน
IGBT
วิธีที่สองเป็นการแบ่งระดับความหนาแน่นในการโด๊ปสารของบริเวณบอดี้
p ดังในรูปที่ 5 จะเห็นว่าบริเวณบอดี้ P ภายใต้เกตจะโด๊ปด้วยความหนาแน่นในระดับปกติ
1016 cm -3 และมีความหนาน้อยกว่าของบริเวณซอร์ส n+ แต่ส่วนออื่นที่เหลือของบริเวณบอดี้
p จะโด๊ปด้วยความหนาแน่นที่มากกว่าคือ 1019 cm -3 รวมถึงความหนาก็จะมากกว่า
ด้วยการทำเช่นนี้จะทำให้เพิ่มความสารถในการนำกระแสให้สูงขึ้น เป็นการลดความต้านทานข้างเคียงให้น้อยลงได้
สำหรับผู้ใช้งานก็สามารถป้องกันการแลตช์ในโหมดสแตติกได้ โดยออกแบบไม่ให้กระแสที่ไหลในโหลดไหลเกินค่ากระแส
Idm และป้องกันการแลตช์ในโหมดไดนามิกได้ โดยหน่วงเวลาขณะหยุดนำกระแสให้ยาวนานขึ้น
เพื่อให้โฮลที่ยังค้างอยู่ใน บริเวณ n- มีเวลาพอที่จะรวมกับอิเล็กตรอน เป็นการลดกระแสที่ไหลผ่านความต้านทานข้างเคียงให้น้อยลงได้
การหน่วงเวลาขณะหยุดนำกระแสให้ยาวนานขึ้น ทำได้โดยเพิ่มความต้านทานภายนอกอนุกรมเข้ากับขาเกตของ
IGBT
|
